Neuer KI-Chip für In-Memory-Computing

Wie in der Fachzeitschrift Nature berichtet, setzt der Professor der Technischen Universität München (TUM) darin ein neues Berechnungsparadigma für spezielle Schalter ein, die "ferroelektrischen Feldeffekttransistoren" (FeFET). Generative KI, Deep-Learning-Algorithmen und robotische Anwendungen könnten davon schon in wenigen Jahren profitieren.

Die Grundidee ist einfach: Während in der Vergangenheit auf Transistoren ausschliesslich gerechnet wurde, übernehmen sie nun die Speicherung der Daten gleich mit. Das spart Zeit und Energie. "Und es erhöht so die Leistungsfähigkeit der Chips", sagt Hussam Amrouch. Die Transistoren, auf denen der Professor für AI Processor Design der Technischen Universität München (TUM) sowohl rechnet als auch Daten speichert, sind gerade einmal 28 Nanometer gross, und millionenfach in neuen KI-Chips verbaut. Die Chips der Zukunft müssen schneller und effizienter sein und dürfen sich nicht so schnell erhitzen wie bisher: Nur dann sind etwa Berechnungen in Echtzeit während des Flugs einer Drohne möglich. "Derartige Aufgaben sind für einen Rechner extrem komplex und energieintensiv", erläutert der Professor.

Mathematisch fassen lassen sich diese wichtigsten Anforderungen an einen Computerchip in "TOPS/W". Das ist gewissermassen die Währung für die Chips der Zukunft. Die Frage ist, wie viele Trillionen (T) Arbeitsschritte (Operations, OP) pro Sekunde (S) ein Prozessor ausführen kann, wenn er eine Energie von einem Watt zur Verfügung hat. 885 TOPS/W schafft der neue KI-Chip, der in einer Forschungskollaboration mit Bosch und Fraunhofer IMPS entwickelt und vom US-Unternehmen GlobalFoundries in der Fertigung unterstützt wurde. Er ist damit mehr als doppelt so leistungsfähig wie vergleichbare KI-Chips, darunter ein "MRAM"-Chip von Samsung. Aktuell oft eingesetzte so genannte CMOS-Chips liegen bei zehn bis 20 TOPS/W. Das zeigen gerade veröffentlichte Ergebnisse in der Fachzeitschrift Nature.

Das Ziel ist, den Chip für die Berechnung von Deep-Learning-Algorithmen, für die Erkennung von Gegenständen im Raum oder ohne jegliche Verzögerung von Drohnen im Flug einzusetzen. Bis es so weit ist werden nach Ansicht des Professors aus dem integrierten Forschungsinstitut Munich Institute of Robotics and Machine Intelligence (MIRMI) der TUM jedoch noch einige Jahre vergehen. Mit dem ersten praxistauglichen In-Memory-Chip rechnet der Wissenschaftler in frühestens drei bis fünf Jahren. Der Grund dafür liegt unter anderem in den Sicherheitsanforderungen der Industrie. Um etwa eine entsprechende Technologie in der Automobilindustrie einsetzen zu können, muss sie nicht nur zuverlässig sein, sondern auch den individuellen Kriterien in der jeweiligen Branche genügen.

Publikation

Taha Soliman, Swetaki Chatterjee, Nellie Laleni, Franz Müller, Tobias Kirchner, Norbert Wehn, Thomas Kämpfe, Yogesh Singh Chauhan & Hussam Amrouch

First demonstration of in-memory computing crossbar using multi-level Cell FeFET

Nature Communications volume 14, Article number: 6348 (2023)